Кто-нибудь занимается FPGA?

Garryss

Хочу поиграться в качестве хобби. Есть целая куча вопросов.
Такого достаточно будет? Как оценить, сколько логических элементов потребуется? Например, сколько займет банальное сложение 32-битных целых чисел? Время прохождения сигнала через один лог. элемент — это один такт? Правда, что оно компилируется по 10 часов? Нормально ли желание самому написать алгоритм разводки под конкретную задачу? По какому интерфейсу проще всего перегонять данные для обработки? Ethernet?
Вообще, посоветуйте книги/ресурсы: хочется что-то типа cookbook-а, нежели чем учебник по VHDL/Verilog.

moris20099

cookbook так cookbook:
www.altera.com/literature/manual/cookbook.zip
Все создаваемые схемы можно проверить в сапр на предмет правильности работы (моделирование) и реализуемости (разводка (синтез-имплемент. Там же есть отчет по ресурсам.
Правильный сумматор потребует менее 100 LUT.
http://www.xilinx.com/support/documentation/ip_documentation...
Время компиляции проекта зависит от самого проекта. Минимум пара минут.
Смотря что за алгоритм. Можно описать его на самом базовом уровне, но это долго и вы должны быть уверены что получится эффективно. В противном случае описание ведется на уровне поведения или даже на высоком уровне C/Matlab.
Проще по com-порту. Эффективнее по pcie/ethernet.
Железку я бы посоветовал еще и с ARM процом, на поиграться гораздо интереснее и возможности шире.
Конкретно плату я бы посоветовал - http://digilentinc.com/Products/Detail.cfm?NavPath=2,400,1198&Prod=ZYBO
или Zedboard.

moris20099

Время прохождения сигнала через один лог. элемент — это один такт?
За один такт вся схема должна перейти в полностью определенное состояние.
При этом минимальный размер этого такта определяется временем прохождения сигнала по самой длиной цепочке между двумя элементами памяти.
Бывает, что выгоднее очень сложную операцию выполнить за два быстрых такта, чем за один медленный, т.к. при этом остальные участки схемы отработают дважды.

pupsik77

оптимизация под ограниченное кол-во лутов приходит с опытом :)
так же, как уже заметили, есть оптимизация по времени, может получиться так, что после разводки - не уложишься во вроеменные констрейнты.
Время компиляции это не самое страшное, сейчас компы достаточно быстрые, но может занять и несколько часов (если сложный проект)
А вот когда начинается отладка, симуляция - тут надо и проц и память. Я использовал Modelsim - но это было очень давно. Что сейчас актуальное - хз
И да. лучше брать или плату с процом и сразу кристал с процом на борту - так веселее, можно и с контроллером памяти.

Phoenix

Если будешь брать - digilentinc.com (а возможно и все остальные тоже не заикайся, что из РФ. Мне в Париже не продали, я хотел 20% tax free, я дал паспорт, сказали, что не продадут даже без tax free. Я им даже француза нашёл, который был готов у них купить, но продавец двинул что-то вроде "я ж вижу, что карточку он не для себя покупает".
санкции типа. Двойное назначение у технологии. я NEXYS4 хотел купить
PS. Если кто будет себе покупать и в Москву приедет, могу заказать доставку NEXYS4 за мзду :)

Garryss

Я планирую заказать указанный в первом посте девайс на arrow.com через polexp.com: посмотрим, что получится. Можно еще купить сразу в России, но почти в два раза дороже: terraelectronica.ru, — там есть и Terasic, и Digilent.
Кстати, почему все так хвалят именно Xilinx?

Phoenix

не знаю, но я гуглил и все решения low latency для 1g (10g) ethernet на них встречал. Особенно, если нужно воткнуть в pci-e (например такая плата web-страница )
Оставить комментарий
Имя или ник:
Комментарий: